XILINX 63234 END FPGA Distributor

Fa'amatalaga Taua: O lenei PDF e mafai ona la'u mai o se Fa'amaumauga o Tali ua tu'uina atu e fa'aleleia atili ai lona fa'aogaina ma le faitau. E taua le matauina o Tali Faamaumauga e Web-fa'avae anotusi e fa'afou soo pe a maua fa'amatalaga fou. Ua faamanatu atu ia te oe e asiasi i le Xilinx Technical Support Webnofoaga ma toeview (Xilinx Tali 63234) mo le lomiga lata mai o lenei Tali.

Folasaga

Ona o le auala e fausia ai manatuaga DDR2 ma DDR3 ma le MIG 7 series controller ua mamanuina, o le faatinoga e le faigofie. E manaʻomia se malamalama i le tele o Jedec Timing parameters ma le controller Architecture, ma e te manaʻomia le faʻatinoina o faʻataʻitaʻiga e maua ai faʻatatau. O le taʻiala lautele mo le fuafuaina o le faʻatinoga e tutusa, ae o lenei pepa e maua ai se auala faigofie e maua ai le lelei e faʻaaoga ai le MIG example mamanu ma le fesoasoani a le nofoa suʻega ma faʻamalosi files fa'apipi'i iinei.

Fua lelei Bandwidth
O le pasi fa'amaumauga a le DRAM e maua i le pito i luga ole bandwidth ile taimi ole faitau ma le tusitusi, ma o lona ulu e fa'aitiitia ai le fua fa'atatau o fa'amaumauga.

O nai exampitiiti o luga o lo'o

• taimi muamua totogi e maua ai laina i le faletupe lava e tasi (Access address e le o i le laina tutusa-itulau hit)
• tusi le taimi toe faaleleia e sui mai le tusitusi i le faitau avanoa
• taimi e liliu ai pasi e sui mai le faitau i le tusitusi avanoa

Ta'amilosaga uati fe'avea'i fa'amaumauga

• Malosiaga (%) = ——————————————-

Aofa'iga ta'amilosaga uati
Lelei Bandwidth = Peak Bandwidth * Lelei

MIG Design Generation

• Va'ai ile UG586 Mataupu 1 mo fa'amatalaga la'asaga ta'itasi ile MIG IP ma example fausiaina o mamanu.
• Aʻo leʻi faʻatautaia le MIG 7 Series performance simulation, fai mea nei ina ia mautinoa o loʻo lelei lau siosiomaga faʻataʻitaʻiga.
• Tatala le MIG exampLe mamanu ma faʻafanua faletusi talafeagai, faʻatautaia le faʻataʻitaʻiga, ma faʻamautinoa e mafai ona e vaʻai i le feʻau "ua pasia le suʻega" i le tusitusiga.
• Ina ia faʻaalia le tafe, ua ou faia se MIG IP mo xc7vx690tffg1761-2 ma faʻaogaina le exampmamanu.
• E lua mea e tatau ona maitauina o fa'amatalaga tuatusi manatua ma fa'asologa o fa'afanua o tuatusi manatua.
• Mo example, ua ou filifilia MT41J128M8XX-125 i lalo o le vaega manatua filifiliga pa'ū-lalo.

Mo le vaega manatua filifilia mai le Ata-1, laina = 14, koluma = 10 ma faletupe = 3, o lea app_addr_width = laina + koluma + faletupe + tulaga = 28

E mafai ona e filifilia le BANK_ROW_COLUMN po'o le ROW BANK_COLUMN.
Ua ou alu ese mai le ROW BANK Column, o le fa'asologa o tuatusi tuatusi.

Example mamanu Fa'ata'ita'iga fa'atasi ma le nofoa su'ega synthesizable

• I lalo o le faʻatulagaina o faʻataʻitaʻiga, filifili QuestaSim/ModelSim Simulator ma suʻesuʻe i le nofoaga tuʻufaʻatasia o faletusi.
• Mo faʻamatalaga e uiga i le faʻasino atu i le vaega lona tolu o meafaigaluega faʻapipiʻi ala, filifilia o le simulator sini, ma faʻapipiʻiina ma faʻafanua faletusi, e mafai ona e vaʻai ile (UG900) Vivado Design Suite User Guide Logic Simulation.

Faʻataʻitaʻi le GUI (Kiliki le Run Simulation Tab i le pule o le poloketi) ma ia mautinoa e te vaʻai i le "suʻega pasi" savali i le tusitusiga.

Fa'ata'ita'iga Fa'atinoga RTL suiga

1. Fa'amata'u kiliki le fa'apogai fa'amaufa'ailoga, filifili "fa'aopoopo pe fatuina puna fa'atusa", su'esu'e i le mig7_perfsim_traffic_generator.sv file ma kiliki uma e faaopoopo ai.
2. Fa'amata'u kiliki i luga o le puna puna, filifili "faaopoopo pe fatuina puna fa'atusa", su'esu'e i le perfsim_stimulus.txt, ma kiliki mae'a fa'aopoopo.
3. Fa'amatala le example_top instantiation i le sim_tb_top.v file.
4. Faʻaopoopo i lalo laina RTL ile sim_tb_top,v
5. Suia APP_ADDR_WIDTH, APP_DATA_WIDTH, RANK_WIDTH, H, ma BANK_WIDTH e tusa ai ma lau filifiliga vaega e manatua. E mafai ona maua tau mai le _mig.v file.
6. Ole igoa fa'ailoga lanu samasama mig_7series_0_mig e mafai ona fesuisuia'i e fa'atatau i lou igoa vaega ile taimi ole IP creation.n, Fa'amaonia pe ua e filifilia se isi igoa ma suia e tusa ai.
7. O le taimi lava e maua ai le IP tatala le _mig.v file ma siaki fa'asaga mo so'o se suiga i igoa fa'ailoga LHS ma fa'asa'o.
8. app_sr_req, app_ref_req, ma app_zq_req e tatau ona amata i le 0.
9. E pei o example_top.v o loʻo faʻaalia ma fou files ua faaopoopo, masalo o le ae vaai i le "?" i tafatafa o le mig_7series_0_mig.v file i lalo o punaoa faʻataʻitaʻiga.
10. Ia faafanua le sa'o file, kiliki-matau mig_7series_0_mig.v, filifili "Add Sources", suʻesuʻe i /mig_7series_0_example.srcs/sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl ma faaopoopo le mig_7series_0_mig_sim.v file.
11. Afai e te vaʻai "?" mo le faavae files, fa'aopoopo uma RTL files i le uati, pule, ip_top, phy, ma UI faila.
12. A uma loa suiga RTL ma mea uma e mana'omia files ua fa'aopoopoina i lau Simulation Sources, o le Hierarchy e tatau ona tutusa ma le Ata 5.
13. O le files fa'ailoga i le mumu e fou fa'aopoopo, ma le "?" o lo'o fa'amoemoeina ile fa'aogaina ole ECC ona o le fa'atonuga manatua filifilia ua fa'aletonu le filifiliga ECC.

Fa'aosofia File Fa'amatalaga

O mamanu faʻaosofia taʻitasi e 48 bits, ma o le faʻatulagaga o loʻo faʻamatalaina i Ata 6-1 e oʻo i le 6-4.

Fa'ailoga o le tuatusi (Tuafa [35:0])
O le tuatusi o loʻo faʻailogaina i le faʻaosofia e pei o le Ata 7-1 i le Ata 7-6. E mana'omia uma ona fa'aulu i totonu ole fa'ailoga hexadecimal.

O fanua tuatusi uma o se lautele e vaevae i le fa e ulufale ai i le faʻasologa o le hexadecimal. O le nofoa su'ega e na'o le auina atu o vaega mana'omia o se fanua tuatusi i le Pule Fa'amanatu. Mo example, i se faatulagaga e valu faletupe, e na'o Bank Bits [2:0] e auina atu i le Memory Controller, ae o isi vaega e le amanaiaina. O vaega fa'aopoopo mo se fa'afanua tuatusi ua tu'uina atu mo oe e tu'u ai le tuatusi i se fa'asologa o le hexadecimal. E tatau ona e faʻamaonia o lona tau na tuʻuina atu e fetaui ma le lautele o se faʻatulagaina.

• Column Address (Column[11:0]) - Column Address in the stimulus is provided to a maximum of 12 bits, ae e te manaʻomia le faʻatalanoaina o lenei mea e faʻavae i luga o le koluma lautele parakalafa seti i lau mamanu.
• Tuatusi laina (Laula[15:0]) - O le laina laina i le faʻaosofia e tuʻuina atu i le maualuga o le 16 bits, ae e tatau ona e faʻafesoʻotaʻi
• E fa'avae lea i luga o le laina laina laina fa'ata'otoga i lau mamanu.
• Tulaga Faletupe (Bank [3: 0]) - O le tuatusi Faletupe i totonu o le faʻaosofia e tuʻuina atu i le maualuga o le fa bits, ae e tatau ona e faʻatalanoaina lenei mea e faʻavae i luga o le faletupe lautele parakalafa seti i lau mamanu.
• Tulaga Tulaga (Rank[3:0]) - Tulaga tulaga i totonu o le faʻaosofia e tuʻuina atu i le maualuga o le fa bits, ae e tatau ona e faʻatalanoaina lenei mea e faʻavae i luga o le faʻasologa o le lautele lautele seti i lau mamanu.
• O le tuatusi o loʻo faʻapipiʻiina e faʻavae i luga o le pito i luga MEM_ADDR_ORDER parameter ma auina atu i le faʻaoga faʻaoga.

Toe fai Poloaiga (Toe Poloaiga [7:0])

• Ole numera ole fa'atonuga ole numera ole taimi e toe fai ai le fa'atonuga ile User Interface. O le tuatusi mo ta'i fai ta'itasi e fa'aopoopo i le 8. O le aofa'i maualuga o le toe fai e 128.
• E le siakiina e le nofoa su'ega le tuaoi o koluma, ma e afifiina pe a o'o i le tapula'a maualuga o koluma i le taimi o fa'aopoopoga.
• O le 128 Poloaiga e faʻatumu ai le itulau. Mo so'o se tuatusi koluma e ese mai i le 0, o le toe faia o le numera o le 128 e iu i le kolosi.
• O le tuaoi o koluma e afifi faataamilo i le amataga o le tuatusi koluma.

Fa'aoga pasi

O le faʻaogaina o le pasi e faʻatatau i le User Interface, ave le aofaʻi o Faitau ma tusitusi e faʻatatau, ma faʻaogaina le faʻatusatusaga:

• BL8 e fa fa'asologa o le uati manatua
• End_of_stimulus o le taimi e faia uma ai poloaiga.
• calib_done o le taimi lea e fai ai le faʻavasegaina.

Example Mamanu
O nei exampe fa'avae ile MEM_ADDR_ORDER seti ile BANK_ROW_COLUMN.

Mamanu Faitau Tasi
00_0_2_000F_00A_1 – O lenei mamanu o se faitauga tasi mai le koluma lona 10, laina lona 15, ma le faletupe lona lua.

Mamanu Tusitala Tasi
00_0_1_0040_010_0 – O le mamanu lenei o se tusi e tasi i le koluma lona 32, laina lona 128, ma le faletupe muamua.

Nofofua Tusi ma Faitau i le tuatusi e tasi

• 00_0_2_000F_00A_0 – O lenei mamanu e tasi le tusi i le koluma lona 10, laina lona 15, ma le faletupe lona lua.
• 00_0_2_000F_00A_1 – O lenei mamanu o se faitauga tasi mai le koluma lona 10, laina lona 15, ma le faletupe lona lua

Tele Tusitusi ma Faitau ma Tuatusi Tusa

• 0A_0_0_0010_000_0 – E tutusa lea ma le 10 tusitusiga ma tuatusi e amata mai le 0 i le 80, lea e mafai ona vaaia i le koluma.
• 0A_0_0_0010_000_1 – E fetaui lea ma le 10 faitau ma le tuatusi e amata mai le 0 i le 8,0, lea e mafai ona vaaia i le koluma.

A'ai Itulau A'o Tusitala
0A_0_2_000F_3F8_0 – E fetaui ma le 10 tusitusiga ma le tuatusi koluma o lo'o afifi i le amataga o le itulau pe a uma le tasi tusi.

Fa'ata'ita'iina o le Fa'atinoga o Ta'avale Ta'avale
I le taimi nei, ua maeʻa oe ile MIG example mamanu fa'atusa. O lona uiga ua sauni lau faʻataʻitaʻiga faʻataʻitaʻiga, ua e faia faʻataʻitaʻiga faʻataʻitaʻiga suiga RTL, o le faʻasologa fou o le simulation e saʻo, ma ua e malamalama i mamanu faʻaosofia. Toe tamoʻe le faʻataʻitaʻiga ma le 16 tusitusi ma faitau ile perfsim_stimulus.txt.

• Faʻataʻavale uma, faʻatali seʻia faʻaalia le init_calib_complete faailo, ma o le a mafai ona e vaʻaia le numera fuafuaina o tusitusiga ma faitau. Ona taofi lea o le simulation.
• A faʻamalosia oe e tuʻu le faʻataʻitaʻiga, filifili Leai ma alu i le faʻamalama faʻamatalaga, lea e mafai ai ona e vaʻai i fuainumera faʻatinoga.
• Afai e te filifilia "tuu le faʻataʻitaʻiga," o le a tusia fuainumera faʻatinoga i a file igoa mig_band_width_output.txt o loʻo i totonu o le faila sim_1/behave.
• Example ala fa'atonu:- /mig_7series_0_example_perf_sim\mig_7series_0_example.sim/sim_1/behav

Atonu e te taumānatu pe aisea ua fai ai le pasenetage o le faʻaaogaina o pasi e naʻo le 29. Toe faʻataʻitaʻiina le faʻataʻitaʻiga faʻatasi ma tulaga tutusa IP, ae na o le suia o le faʻaosofia file i le 256 tusitusi ma le 256 faitau

• ff_0_0_0000_000_0
• ff_0_0_0000_000_1

O le a e va'ai nei i le pasenetage pei o le 85, o lona uiga o le DDR3 e ofoina atu le sili atu o le faʻaogaina o pasi mo se faasologa umi o tusitusiga ma faitau pa.

Auala lautele e fa'aleleia ai le Fa'atinoga
O mea e aʻafia ai le lelei e mafai ona vaevaeina i ni vaega se lua:

1. Manatu Fa'apitoa
2. Pule Fa'apitoa

Fa'ata 9 e tu'uina atu ia te oe se fa'asiliview o faaupuga e manatua-faapitoa.
E le pei o SRAMs ma Block Memories, DDR2 poʻo le DDR3 faʻatinoga e le naʻo le maualuga o faʻamaumauga.

E fa'alagolago i le tele o taimi, e aofia ai:

• tRCD: Fa'atuai o Poloaiga (po'o le tuai i le tuai).
• tCAS(CL): Tu'u le koluma strobe leo.
• tRP: Fa'atuai o le laina muamua.
• tRAS: Row Active Time (faagaioi e muai sui).
• tRC: Taimi ta'amilosaga laina. tRC = tRAS + tRP
• tRAC: Fa'atuai avanoa avanoa. tRAC = tRCD + tCAS
• tCWLCAS e tusi le taofiofia.
• tZQ: taimi fa'avasega ZQ.
• tRFC: Taimi Ta'amilosaga Toe Fa'afou laina
• tWTR: Tusi e Faitau le tuai. Fa'asologa tusitusi mulimuli e Faitau le taimi o le poloaiga.
• tWR: Tusi Taimi Toe Fa'aleleia. Fa'amatalaga tusitusia mulimuli i le taimi o le Precharge
• Ole taimi ole lisi uma e fa'atatau ile ituaiga manatua e fa'aaogaina ma le vaega ole manatua ole vaega ole saoasaoa.
• E mafai ona maua nisi fa'amatalaga i fa'auigaga ma taimi fa'apitoa ile DDR2 ma DDR3 JEDEC fa'ata'ita'iga po'o so'o se fa'amaumauga o masini manatua.

E fa'alagolago tele le lelei ile auala e maua ai le manatua. O fa'asologa o tuatusi eseese e maua ai i'uga lelei eseese.

Fa'asili taimi ole manatua

1. Taimi fa'agaoioia ma le taimi muamua pe a sui i faletupe fou / laina po'o le suia o laina i totonu o le faletupe lava e tasi.- O lea, e te fa'aitiitia le suiga o laina, lea e mafai ona aveese tRCD ma tRP.
2. Auina atu fa'aauau le tusitusi pe faitau fa'atonuga - Fa'atumauina taimi tCCD.
3. Fa'aiti'itia le suiga o le fa'atonuga tusitusi-i-faitau ma faitau-i-tusi - Tusi le taimi toe fa'aleleia e sui ai avanoa faitau, ma le taimi e liliu ai pasi e sui mai le faitau i le tusitusi.
4. Seti se vaitaimi fa'afou talafeagai.
   • a. E mana'omia e DDR3 SDRAM ta'amilosaga Fa'afou i se vaeluaga fa'avaitaimi o tREFI.
   • e. Ole maualuga ole 8 fa'atonuga Fa'afouina e mafai ona tu'uina atu muamua ("toso i totonu"). E le fa'aitiitia ai le aofa'i o fa'afouga, ae o le va'aiga maualuga i le va o fa'atonuga Fa'afouina e lua e fa'atapula'aina i le 9 × tREFI.
5. Fa'aoga uma faletupe - E sili ona lelei se faiga fa'aoga talafeagai.
   • a. Row-Bank-Column: Mo se fefaʻatauaʻiga e tupu i luga o se avanoa faʻasologa faʻasologa, o le autu e otometi lava ona tatalaina le laina tutusa i le isi faletupe o le masini DRAM e faʻaauau le fefaʻatauaiga pe a oʻo i le pito o se laina o loʻo i ai nei. E fetaui lelei i talosaga e mana'omia ai le fa'asa'oina o fa'amaumauga lapopo'a i fa'asologa o tuatusi nofoaga.
   • e. Bank-Row-Column: Pe a sopoia se laina tuaoi, o le laina o loʻo i ai nei o le a tapunia, ma o le a tatalaina le isi laina i totonu o le faletupe e tasi. MSB ose tuatusi faletupe e mafai ona fa'aoga e fesuia'i mai faletupe eseese. E talafeagai mo fefaʻatauaiga pupuu, sili atu faʻafuaseʻi i le tasi poloka o manatua mo sina taimi, ona oso lea i le isi poloka (faletupe)
6. Pa'u Umi
   • a. BL 8 e lagolagoina mo DDR3 i luga o le 7 faasologa. BC4 e matua maualalo le lelei, lea e itiiti ifo i le 50%. E mafua ona o le taimi o le faʻatinoina o le BC4 e tutusa ma le BL8. O faʻamatalaga e naʻo le ufiufi i totonu o le vaega.
   • e. I tulaga e te le manaʻo e tusi se faʻalavelave atoa, e mafai ona mafaufauina faʻamatalaga faʻamatalaga poʻo le tusitusi-ina ua uma ona faitau.
7. Seti se vaeluaga ZQ talafeagai (DDR3 Na'o)
   E auina atu e le pule le ZQ Short (ZQCS) ma le ZQ Long (ZQCL) Poloaiga Fa'atonu.
   • a. Mulimuli i le DDR3 JEDEC Standard
   • e. ZQ Calibration o loʻo talanoaina i le vaega 5.5 o le JEDEC Spec JESD79-3 DDR3 SDRAM Standard
   • i. O le ZQ Calibration e fa'avasegaina le On-Die Termination (ODT) i taimi masani e fa'atatau mo suiga i VT.
   • o. O lo'o iai le fa'atatau ile bank_common.v/vhd
   • u. Parameter Tzqcs e fuafua le fua o le faʻatonuga o le ZQ Calibration e lafo i le manatua
   • f. E mafai ona tape le fata ma lafo ma le lima e faʻaaoga ai le app_zq_req, e tutusa ma le lafoina ma le lima o le Toe Faʻafouina. Va'ai ile (Xilinx Tali 47924) mo fa'amatalaga.

Pule Sili

1. Faitau Fa'avaitaimi - Va'ai ile (Xilinx Tali 43344) mo fa'amatalaga.
   • a. Aua le suia le vaitaimi o le faitau.
   • e. Fa'ase'e faitauga fa'avaitaimi a'o tusitusi ma tu'u atu le aofa'i o faitauga na misi a'o le'i faitau moni
2. Toe fa'atonu - Va'ai ile (Xilinx Tali 34392) mo fa'amatalaga. Mo le User ma le AXI Interface designs, e sili atu le faʻaogaina o lenei mea.
   • a. Toe fa'atonu o le fa'atonuga lea e va'ava'ai atu i luma le tele o fa'atonuga ma suia ai le fa'atonuga a le tagata fa'aoga e fai ai tulafono e le manatua e le fa'aogaina le bandwidth aoga. O le fa'atinoga e feso'ota'i fo'i ma le fa'asologa moni o feoaiga.
   • e. Fa'avae i luga o le fa'asologa o le tuatusi, toe fa'atonu e fesoasoani e fa'ase'e le totogi muamua ma fa'agaoioia tulafono ma fa'anofo ai le tRCD ma le tRP i le bandwidth data.
3. Taumafai e fa'aopoopo le numera o Mesinia Faletupe.
   • a. O le tele o fa'atonuga a le pule o lo'o i totonu o masini faletupe, ma e fetaui ma faletupe DRAM
   • e. O se masini faletupe tu'uina atu e pulea se faletupe DRAM e tasi i so'o se taimi.
   • i. O le fa'atulagaina o masini faletupe e malosi, o lea e le mana'omia ai le i ai o se masini faletupe mo faletupe fa'aletino taitasi.
   • o. E mafai ona fa'atulagaina masini faletupe, ae o se fefa'ataua'iga i le va o le eria ma le fa'atinoga.
   • u. Ole numera fa'atagaina o masini faletupe e mai le 2-8.
   • f. Ona o le faaletonu, 4 Bank Machines ua faʻapipiʻiina e ala i le RTL parameters.
   • g. Ina ia suia Bank Machines, mafaufau i le parakalafa nBANK_MACHS = 8 o loʻo i totonu memc_ui_top

Example mo 8 Bank Machines – nBANK_MACHS = 8
Ua e nofouta nei i mea e aafia ai le faatinoga. Mafaufau i se talosaga i luga e avatu ia te oe le 512 data bytes i le paketi,t, ma e tatau ona e teuina i latou i nofoaga eseese e manatua ai. E pei o 512 data bytes e tutusa ma 64 DDR3 faʻamaumauga faʻafuaseʻi, toe taʻavale le example mamanu ma se faaosofiaga file o lo'o i ai 512 tusitusiga, 512 faitau, ma laina fesuia'i mo tusitusiga uma e 64 pe faitau:

I le faaiuga o le faʻataʻitaʻiga, o le a e vaʻaia o le faʻaaogaina o pasi i le 77 pasene.

Ata 11: Fa'amaumauga o Fa'atinoga mo le 512 tusitusi ma le 512 faitau - Suiga laina mo le 64 tusitusi pe faitau.

E mafai nei ona e fa'aogaina le malamalama na a'oa'oina i le vaega muamua e fa'aleleia atili ai le lelei. Ina ia fa'aoga uma faletupe nai lo le suia o le laina, sui le mamanu o le tuatusi e sui ai le faletupe e pei ona fa'aalia i lalo. E tutusa lea ma le setiina o le ROW_BANK_Column i le faafanua o le tuatusi manatua i le MIG GUI.

I le faaiuga o le faʻataʻitaʻiga, o le a e vaʻaia o le 77 Percent Bus Utilization muamua ua 87 nei!

Afai e te manaʻomia pea le faʻaleleia atili, e mafai ona e alu mo lapoʻa lapoa o le 1024 poʻo le 2048 bytes, pe mafaufau i se faʻafouina tusi.
Fa'aaliga: E le fa'amalosia e Xilinx le fa'amalo o le fa'afouina o le pule, aua matou te le mautinoa pe o le a mafai ona e fa'afetaui le JEDEC auto Refresh taimi, lea e a'afia ai le fa'atuatuaina o fa'amaumauga. Mai le pule e mafai ona e suia NBANNBANk_MACH e vaʻai i le faʻaleleia atili o galuega. Peita'i, e ono a'afia ai lau taimi fa'atulagaina, Fa'amolemole fa'asino ile (Xilinx Tali 36505) mo fa'amatalaga ile nBANk_MACH.

Tatala core_name_mig_sim.v file ma suia le tapulaʻa nBANK_MACHS mai le 4 i le 8 ma toe faʻatautaia le faʻataʻitaʻiga.
Ina ia faʻaaogaina le tau faʻamaufaʻailoga i meafaigaluega, e tatau ona e faʻafouina le core_name_mig.v file. Na ou faʻaogaina le mamanu lava lea e tasi na matou maua ai le 87% faʻaoga pasi (Ata 2). Faatasi ai ma le nBANK_MACHS ua seti i le 8, o le lelei ua 90% nei.

Fa'apena fo'i, fai se fa'amatalaga o le ½ ma le ¼ fa'atonu e a'afia le lelei ona o latou fa'aletonu. Mo example, talu ai e mafai ona tatou auina atu poloaiga uma 4 CK cycles, o nisi taimi e faaopoopo padding pe a pipii i le DRAM timing specs laʻititi, lea e mafai ona faaitiitia le lelei mai le manatu. Fa'ata'ita'i isi fa'atonu e su'e le mea e fetaui ma lou mana'oga lelei. Fa'asinomaga

1. Zynq-7000 AP SoC ma 7 Fa'asologa FPGA MIS v2.3 [UG586]
2. Xilinx MIG Solution Center http://www.xilinx.com/support/answers/34243.html

Toe Iloilo Tala'aga
13/03/2015 – Fa'alauiloa muamua..

Pepa / Punaoa

XILINX 63234 END FPGA Distributor [pdf] Taiala mo Tagata Fa'aoga 63234 END FPGA Distributor, 63234, END FPGA Distributor, FPGA Distributor

Fa'asinomaga

• Tusi Taiala