intel Native Loopback Accelerator Functional Unit (AFU)
E uiga i lenei Pepa
Fonotaga
Laulau 1. Fonotaga Fa'amaumauga
| Fonotaga | Fa'amatalaga |
| # | E muamua i se poloaiga e ta'u mai ai le poloaiga e tatau ona tu'u i totonu o le a'a. |
| $ | Fa'ailoa mai o se fa'atonuga e tatau ona tu'uina o se fa'aoga. |
| Ole vai vai lea | Fileigoa, poloaiga, ma upu autu o loo lolomi i totonu o lenei vai papatisoga. O laina fa'atonuga uumi o lo'o lolomi i totonu o lenei vai papatisoga. E ui lava e mafai ona afifi laina laina uumi i le isi laina, o le toe foi mai e le o se vaega o le poloaiga; aua le fetaomi i totonu. |
| Fa'ailoa mai ai le fa'ailoga o lo'o fa'aalia i le va o puipui fa'amau e tatau ona sui i se tau talafeagai. Aua le ulufale i puipui tulimanu. |
Acronyms
Laulau 2. Acronyms
| Acronyms | Fa'alautele | Fa'amatalaga |
| AF | Galuega Fa'avave | Fa'apipi'i Fa'atonu Fa'atonu ata fa'atino i le FPGA logic e fa'atelevave ai se talosaga. |
| AFU | Vaega Fa'atino a le Accelerator | Meafaigaluega Accelerator faʻatinoina i le FPGA logic lea e faʻamutaina ai se faʻaogaina faʻaogaina mo se talosaga mai le PPU e faʻaleleia ai le faʻatinoga. |
| API | Fa'aoga Polokalama Fa'aoga | Se seti o fa'auigaga fa'apitoa, fa'asologa, ma mea faigaluega mo le fausiaina o polokalama faakomepiuta. |
| ASE | AFU Simulation Environment | Co-simulation siosiomaga e mafai ai e oe ona faʻaogaina le faʻaoga tutusa ma le AF i se siosiomaga faʻataʻitaʻiga. Ole ASE ole vaega ole Intel® Acceleration Stack mo FPGAs. |
| CCI-P | Autu Cache Interface | CCI-P o le faʻaoga masani a AFU e faʻaoga e fesoʻotaʻi ma le talimalo. |
| CL | Laina Cache | 64-paita laina cache |
| DFH | Ulutala o Mea Fa'atonu | Fausia se lisi feso'ota'i o ulutala fa'apitoa e maua ai se auala fa'alautele e fa'aopoopo ai foliga. |
| FIM | FPGA Interface Manager | O meafaigaluega FPGA o loʻo i ai le FPGA Interface Unit (FIU) ma fesoʻotaʻiga fafo mo le manatua, networking, ma isi.
O le Accelerator Function (AF) e feso'ota'i ma le FIM i le taimi e ta'avale ai. |
| FIU | FPGA Interface Unit | O le FIU o se faʻapipiʻi faʻapipiʻi faʻavae e fai ma alalaupapa i le va o fesoʻotaʻiga faʻavae e pei o PCIe *, UPI ma AFU-itu faʻafesoʻotaʻi e pei ole CCI-P. |
| faaauau… | ||
Intel Corporation. Ua taofia aia tatau uma. Intel, le Intel logo, ma isi fa'ailoga Intel o fa'ailoga fa'ailoga a le Intel Corporation po'o ona lala. E fa'amaonia e Intel le fa'atinoina o ana oloa FPGA ma semiconductor i fa'amatalaga o lo'o iai nei e tusa ai ma le fa'atonuga masani a Intel, ae fa'asaoina le aia tatau e fai ai suiga i so'o se oloa ma auaunaga i so'o se taimi e aunoa ma se fa'aaliga. E leai se tiute po'o se noataga e afua mai i le talosaga po'o le fa'aogaina o so'o se fa'amatalaga, oloa, po'o se auaunaga o lo'o fa'amatalaina i i'i se'i vagana ua malilie i ai i se faiga tusitusia e Intel. Ua fautuaina tagata fa'atau Intel ina ia maua le fa'amatalaga lata mai o fa'amatalaga masini a'o le'i fa'alagolago i so'o se fa'amatalaga fa'asalalau ma a'o le'i tu'uina atu oka mo oloa po'o tautua. *O isi igoa ma fa'ailoga e mafai ona ta'ua o se meatotino a isi.
| Acronyms | Fa'alautele | Fa'amatalaga |
| MPF | Meatotino Manatu Falegaosimea | O le MPF o se Poloka Faufale Autu (BBB) e mafai ona fa'aogaina e AFU e tu'uina atu ai galuega fa'apena fe'avea'i CCI-P mo fefa'atauaiga ma le FIU. |
| Msg | Savali | Feau - o se faʻamatalaga faʻatonutonu |
| NLB | Tagata Loopback | E fa'atino e le NLB le faitau ma tusi i le feso'ota'iga CCI-P e su'e ai le feso'ota'iga ma le fa'aogaina. |
| RdLine_I | Faitau Laina Le aoga | Manatu Faitau Talosaga, fa'atasi ai ma le fa'ailoga FPGA fa'ailoga ua seti i le le aoga. O le laina e le fa'asaoina i le FPGA, ae e ono mafua ai le filogia o le FPGA.
Fa'aaliga: O le cache tag siaki le tulaga o talosaga mo talosaga tulaga ese uma ile Intel Ultra Path Interconnect (Intel UPI). O le mea lea, e ui lava o le RdLine_I ua faʻailogaina e le aoga pe a maeʻa, e faʻaumatia le cache tag e siaki le tulaga ole talosaga ile UPI. O lenei gaioiga e ono i'u ai i le fa'ate'aina o se laina fa'aoga, e i'u ai i le fa'aleagaina o le cache. Le advantago le fa'aaogaina o le RdLine_I e le o siakiina e le fa'atonuga o le CPU; o lea e taofia ai snooping mai PPU. |
| RdLine-S | Faitau Laina Fa'asoa | Manatu faitau talosaga ma le FPGA fa'ailoga fa'ailoga ua seti e fa'asoa. Ua faia se taumafaiga e teu i totonu o le FPGA cache i se setete faʻasoa. |
| WrLine_I | Tusi le Laina Le aoga | Manatu Tusi Talosaga, fa'atasi ai ma FPGA fa'ailoga fa'ailoga ua seti ile Le aoga. E tusia e le FIU faʻamaumauga e aunoa ma se faʻamoemoe e teu faʻamaumauga i le FPGA cache. |
| WrLine_M | Tusi le Laina ua Suia | Manatu Tusi Talosaga, fa'atasi ai ma le fa'ailoga o le FPGA cache ua seti i le Suia. E tusia e le FIU faʻamaumauga ma tuʻu i totonu o le FPGA cache i se tulaga faʻaleleia. |
Acceleration Glossary
Laulau 3. Fa'aputuga Fa'avave mo Intel Xeon® PPU ma FPGAs Glossary
| Vaitaimi | Faapuupuuga | Fa'amatalaga |
| Intel Acceleration Stack mo Intel Xeon® PPU ma FPGA | Fa'aputuga Fa'avave | O se fa'aputuga o polokalame, firmware, ma mea faigaluega e maua ai le fa'atinoina o le feso'ota'iga i le va o le Intel FPGA ma le Intel Xeon processor. |
| Intel FPGA Programmable Acceleration Card (Intel FPGA PAC) | Intel FPGA PAC | PCIe FPGA kata fa'avavevave. O lo'o iai le FPGA Interface Manager (FIM) e fa'atasi ma le Intel Xeon processor i luga ole pasi PCIe. |
Le Native Loopback Accelerator Functional Unit (AFU)
Native Loopback (NLB) AFU Ovaview
- O le NLB sample AFU e aofia ai se seti o Verilog ma System Verilog files e su'e le manatua faitau ma tusitusi, bandwidth, ma le taofiofia.
- O lenei afifi e aofia ai le tolu AFU e mafai ona e fausia mai le puna lava RTL tutusa. O lau fa'atulagaina o le RTL source code e fa'atupuina ai nei AFU.
O le NLB Sample Galuega Fa'avavevave (AF)
Le $OPAE_PLATFORM_ROOT/hw/samples directory o loʻo teuina faʻamatalaga punaʻoa mo NLB neiample AFUs:
- nlb_mode_0
- nlb_mode_0_stp
- nlb_mode_3
Fa'aaliga: Le $DCP_LOC/hw/samples directory teuina le NLB sample AFUs source code mo le 1.0 faʻamalolo afifi.
Ina ia malamalama i le NLB sample AFU source code structure ma le auala e fau ai, fa'asino i se tasi o ta'iala a le Amata vave (fa'alagolago i le Intel FPGA PAC o lo'o e fa'aogaina):
- Afai o lo'o e fa'aogaina le Intel PAC ma Intel Arria® 10 GX FPGA, fa'asino ile IntelProgrammable Acceleration Card ma Intel Arria 10 GX FPGA.
- Afai o lo'o e fa'aogaina le Intel FPGA PAC D5005, fa'asino ile Intel Acceleration Stack Quick Start Guide mo le Intel FPGA Programmable Acceleration Card D5005.
O le afifi fa'amalolo e maua ai le tolu sample AFs:
- NLB mode 0 AF: mana'omia hello_fpga po'o le fpgadiag aoga e fai ai le su'ega lpbk1.
- NLB mode 3 AF: mana'omia le fpgadiag aoga e fa'atino ai su'ega, faitau, ma tusi su'ega.
- NLB mode 0 stp AF: mana'omia hello_fpga po'o fpgadiag aoga e fai ai le su'ega lpbak1.
Fa'aaliga: O le nlb_mode_0_stp o le AFU tutusa ma le nlb_mode_0 ae o loʻo faʻaogaina le Signal Tap debug feature.
E fesoasoani le fpgadiag ma le hello_fpga i le AF talafeagai e su'esu'e ai, su'e ma lipoti le meafaigaluega FPGA.
Intel Corporation. Ua taofia aia tatau uma. Intel, le Intel logo, ma isi fa'ailoga Intel o fa'ailoga fa'ailoga a le Intel Corporation po'o ona lala. E fa'amaonia e Intel le fa'atinoina o ana oloa FPGA ma semiconductor i fa'amatalaga o lo'o iai nei e tusa ai ma le fa'atonuga masani a Intel, ae fa'asaoina le aia tatau e fai ai suiga i so'o se oloa ma auaunaga i so'o se taimi e aunoa ma se fa'aaliga. E leai se tiute po'o se noataga e afua mai i le talosaga po'o le fa'aogaina o so'o se fa'amatalaga, oloa, po'o se auaunaga o lo'o fa'amatalaina i i'i se'i vagana ua malilie i ai i se faiga tusitusia e Intel. Ua fautuaina tagata fa'atau Intel ina ia maua le fa'amatalaga lata mai o fa'amatalaga masini a'o le'i fa'alagolago i so'o se fa'amatalaga fa'asalalau ma a'o le'i tu'uina atu oka mo oloa po'o tautua. *O isi igoa ma fa'ailoga e mafai ona ta'ua o se meatotino a isi.
Ata 1. Native Loopback (nlb_lpbk.sv) Afifi Tulaga Maualuga
Laulau 4. NLB Files
| File Igoa | Fa'amatalaga |
| nlb_lpbk.sv | Afifi pito i luga mo le NLB e vave fa'atonu le tagata talosaga ma le fa'amasinoga. |
| arbiter.sv | Fa'atino le su'ega AF. |
| talosaga.sv | Talia talosaga mai le arbiter ma faʻatulagaina talosaga e tusa ai ma faʻamatalaga CCI-P. Fa'atino fo'i le pulea o le tafe. |
| nlb_csr.sv | Fa'atino se 64-bit faitau/tusi le Pule ma Tulaga (CSR) resitala. O tusi resitala e lagolagoina uma le 32- ma le 64-bit faitau ma tusitusi. |
| nlb_gram_sdp.sv | Fa'atinoina se RAM e lua-taulaga lautele ma le tasi tusi tusi ma tasi le faitau taulaga. |
O le NLB o se fa'atinoga fa'asinoga o se AFU e fetaui ma le Intel Acceleration Stack mo Intel Xeon CPU fa'atasi ma FPGAs Core Cache Interface (CCI-P) Reference Manual. O le galuega autu a le NLB o le faʻamaonia lea o fesoʻotaʻiga talimalo e faʻaaoga ai mamanu eseese e mafai ona manatua. E fuaina foi e le NLB le bandwidth ma faitau/tusi le latency. O le su'ega bandwidth e iai filifiliga nei:
- 100% faitau
- 100% tusitusi
- 50% faitau ma 50% tusitusi
Fa'amatalaga Fa'atatau
- Intel Acceleration Stack Quick Start Guide mo le Intel Programmable Acceleration Card ma Arria 10 GX FPGA
- Acceleration Stack mo Intel Xeon CPU ma FPGAs Core Cache Interface (CCI-P) Reference Manual
- Intel Acceleration Stack Quick Start Guide mo le Intel FPGA Programmable Acceleration Card D5005
Native Loopback Control ma Fa'amatalaga Resitala Tulaga
Laulau 5. Igoa CSR, tuatusi ma fa'amatalaga
| Tuatusi Byte (OPAE) | Upu tuatusi (CCI-P) | Avanoa | Igoa | Lautele | Fa'amatalaga |
| 0x0000 | 0x0000 | RO | DFH | 64 | Ulutala o Mea Fa'atonu AF. |
| 0x0008 | 0x0002 | RO | AFU_ID_L | 64 | AF ID maualalo. |
| 0x0010 | 0x0004 | RO | AFU_ID_H | 64 | AF ID maualuga. |
| 0x0018 | 0x0006 | Rsvd | CSR_DFH_RSVD0 | 64 | Fa'asao Fa'atonu 0. |
| 0x0020 | 0x0008 | RO | CSR_DFH_RSVD1 | 64 | Fa'asao Fa'atonu 1. |
| 0x0100 | 0x0040 | RW | CSR_SCRATCHPAD0 | 64 | Resitala Scratchpad 0. |
| 0x0108 | 0x0042 | RW | CSR_SCRATCHPAD1 | 64 | Resitala Scratchpad 2. |
| 0x0110 | 0x0044 | RW | CSR_AFU_DSM_BASE L | 32 | Tu'u lalo 32-bits o le tuatusi fa'avae AF DSM. Ole pito pito i lalo ole 6 e 4×00 ona ole tuatusi e fetaui ile 64-byte le lapo'a laina ole cache. |
| 0x0114 | 0x0045 | RW | CSR_AFU_DSM_BASE H | 32 | 32-bits pito i luga ole tuatusi fa'avae AF DSM. |
| 0x0120 | 0x0048 | RW | CSR_SRC_ADDR | 64 | Amata tuatusi fa'aletino mo fa'apogai puna. O talosaga faitau uma e fa'atatau i lenei itulagi. |
| 0x0128 | 0x004A | RW | CSR_DST_ADDR | 64 | Amata le tuatusi fa'aletino mo le fa'apolopolo taunu'u. O talosaga tusitusi uma e fa'atatau i lenei itulagi |
| 0x0130 | 0x004c | RW | CSR_NUM_LINES | 32 | Numera o laina cache. |
| 0x0138 | 0x004E | RW | CSR_CTL | 32 | Pulea le tafe o su'ega, amata, taofi, fa'amae'a fa'amae'a. |
| 0x0140 | 0x0050 | RW | CSR_CFG | 32 | Fa'atonu fa'asologa o su'ega. |
| 0x0148 | 0x0052 | RW | CSR_INACT_THRESH | 32 | Fa'agata tapula'a le to'aga. |
| 0x0150 | 0x0054 | RW | CSR_INTERRUPT0 | 32 | SW tu'uina atu Interrupt APIC ID ma Vector ile masini. |
| DSM Offset Faafanua | |||||
| 0x0040 | 0x0010 | RO | DSM_STATUS | 32 | Tulaga su'ega ma le resitala o mea sese. |
Laulau 6. CSR Bit Fields ma Examples
Ole laulau ole lisi ole vaega ole CSR e fa'alagolago ile tau ole CSR_NUM_LINES, . I le exampi lalo = 14.
| Igoa | Bit Field | Avanoa | Fa'amatalaga |
| CSR_SRC_ADDR | [63:] | RW | 2^(N+6)MB tu'usa'o tuatusi fa'asino i le amataga o le pa'u faitau. |
| [-1:0] | RW | 0x0. | |
| CSR_DST_ADDR | [63:] | RW | 2^(N+6)MB tu'usa'o tuatusi fa'asino ile amataga ole tusi pa'u. |
| [-1:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:] | RW | 0x0. |
| faaauau… | |||
| Igoa | Bit Field | Avanoa | Fa'amatalaga |
| [-1:0] | RW | Numera o laina cache e faitau pe tusi. Atonu e ese le tapulaa lea mo su'ega AF taitasi.
Fa'aaliga: Ia mautinoa o lo'o lava le lapo'a o puna ma fa'ai'uga e fa'aoga ai laina cache. CSR_NUM_LINES e tatau ona itiiti ifo pe tutusa . |
|
| Mo tulaga taua nei, fa'apea =14. Ona talia lea e le CSR_SRC_ADDR ma le CSR_DST_ADDR le 2^20 (0x100000). | |||
| CSR_SRC_ADDR | [31:14] | RW | 1MB tu'usa'oga tuatusi. |
| [13:0] | RW | 0x0. | |
| CSR_DST_ADDR | [31:14] | RW | 1MB tu'usa'oga tuatusi. |
| [13:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:14] | RW | 0x0. |
| [13:0] | RW | Numera o laina cache e faitau pe tusi. Atonu e ese le tapulaa lea mo su'ega AF taitasi.
Fa'aaliga: Ia mautinoa o lo'o lava le lapo'a o puna ma fa'ai'uga e fa'aoga ai laina cache. |
|
Laulau 7. Fa'aopoopo CSR Bit Fields
| Igoa | Bit Field | Avanoa | Fa'amatalaga |
| CSR_CTL | [31:3] | RW | Fa'apolopolo. |
| [2] | RW | Fa'auma su'ega fa'amalosi. Tusia le fu'a fa'amae'a su'ega ma isi fa'ailoga fa'atinoga ile csr_stat. A maeʻa faʻamaeʻa faʻamalosi, e tutusa le tulaga o meafaigaluega ma se faʻamaeʻaina e le faʻamalosia. | |
| [1] | RW | Amata le fa'atinoga o su'ega. | |
| [0] | RW | Toe fai su'ega maualalo. A maualalo, e sui uma fa'asologa fa'atulagaina i latou tau fa'aletonu. | |
| CSR_CFG | [29] | RW | cr_interrupt_testmode su'ega fa'alavelave. Faia se fa'alavelave ile fa'ai'uga o su'ega ta'itasi. |
| [28] | RW | cr_interrupt_on_error e tuʻuina atu se faʻalavelave pe a sese | |
| su'esu'ega. | |||
| [27:20] | RW | cr_test_cfg configures le amio o faiga suega taitasi. | |
| [13:12] | RW | cr_chsel filifili le auala faʻapitoa. | |
| [10:9] | RW | cr_rdsel configures le ituaiga talosaga faitau. O fa'ailoga e iai le | |
| o lo'o mulimuli i tau aoga: | |||
| • 1'b00: RdLine_S | |||
| • 2'b01: RdLine_I | |||
| • 2'b11: Faiga fa'afefiloi | |||
| [8] | RW | cr_delay_en e mafai ai ona fa'aofi fa'atuai fa'afuase'i i le va o talosaga. | |
| [6:5] | RW | Fa'atonu faiga su'ega,cr_multiCL-len. O tau aoga o le 0,1, ma le 3. | |
| [4:2] | RW | cr_mode, configures faiga suʻega. O tau nei e aoga: | |
| • 3'b000: LPBK1 | |||
| • 3'b001: Faitau | |||
| • 3'b010: Tusi | |||
| • 3'b011: TRPUT | |||
| faaauau… | |||
| Igoa | Bit Field | Avanoa | Fa'amatalaga |
| Mo nisi fa'amatalaga e uiga i le faiga su'ega, tagai ile Faiga Su'ega autu i lalo. | |||
| [1] | RW | c_cont filifili le solosolo su'ega po'o le fa'amutaina o su'ega.
• A 1'b0, e muta le su'ega. Fa'afou le tulaga CSR pe a CSR_NUM_LINES numera ua ausia. • A 1'b1, fa'asolo le su'ega ile tuatusi amata pe a o'o ile numera CSR_NUM_LINES. I le faiga fa'asolo, e muta le su'ega pe a sese. |
|
| [0] | RW | cr_wrthru_en sui i le va o WrLine_I ma Wrline_M ituaiga talosaga.
• 1'b0: WrLine_M • 1'b1: WrLine_I |
|
| CSR_INACT_THRESHOLD | [31:0] | RW | Fa'agata tapula'a le to'aga. Su'esu'e le umi o fa'atau i le taimi ole su'ega. Faitauina le aofa'i o ta'amilosaga fa'aletonu soso'o. Afai e faitau le le toaga
> CSR_INACT_THRESHOLD, leai ni talosaga e lafo, leai ni tali maua, ma ua setiina le faailo o le inact_timeout. O le tusiaina o le 1 i le CSR_CTL[1] e fa'agaoioia ai le fata. |
| CSR_INTERRUPT0 | [23:16] | RW | Le Numera Vector Interrupt mo le masini. |
| [15:0] | RW | apic_id o le APIC OD mo le masini. | |
| DSM_STATUS | [511:256] | RO | Fa'aleaga fomu lafoa'i Faiga Su'ega. |
| [255:224] | RO | Fa'ai'u i luga. | |
| [223:192] | RO | Amata i luga ole ulu. | |
| [191:160] | RO | Numera o Tusitala. | |
| [159:128] | RO | Numera o Faitauga. | |
| [127:64] | RO | Numera o Uati. | |
| [63:32] | RO | Su'e tusi resitala sese. | |
| [31:16] | RO | Fa'atusatusa ma fa'afesuia'i fa'atau manuia. | |
| [15:1] | RO | ID tulaga ese mo tusi tulaga DSM taitasi. | |
| [0] | RO | Fu'a mae'a su'ega. |
Faiga Su'ega
CSR_CFG[4:2] configures le faiga suega. O su'ega nei e fa o lo'o avanoa:
- LPBK1: Ole su'ega lea ole manatua kopi. O le AF e kopiina le CSR_NUM_LINES mai le fa'apogai fa'apogai aga'i i le fa'ai'uga. A mae'a le su'ega, e fa'atusatusa e le polokalame le puna ma fa'apolopolo taunu'u.
- Faitau: O lenei su'ega e fa'amamafa ai le ala faitau ma fua le bandwidth faitau po'o le leo. E faitau le AF CSR_NUM_LINES amata mai le CSR_SRC_ADDR. Ua na'o se su'ega bandwidth po'o le latency. E le fa'amaonia le fa'amatalaga faitau.
- Tusi: O lenei su'ega e fa'amamafa ai le ala tusitusi ma fuaina le bandwidth po'o le latency. E faitau le AF CSR_NUM_LINES amata mai le CSR_SRC_ADDR. Ua na'o se su'ega bandwidth po'o le latency. E le fa'amaonia fa'amaumauga na tusia.
- TRPUT: O lenei su'ega e tu'ufa'atasia ai le faitau ma le tusitusi. E faitau CSR_NUM_LINES amata mai le CSR_SRC_ADDR nofoaga ma tusia CSR_NUM_LINES i le CSR_SRC_ADDR. E fuaina foi le faitau ma le tusitusi bandwidth. O lenei su'ega e le siakiina fa'amaumauga. O le faitau ma le tusitusi e leai ni fa'alagolago
O le siata o lo'o i lalo o lo'o fa'aalia ai fa'ailoga CSR_CFG mo su'ega e fa. Ole laulau lea ma le CSR_NUM_LINES, =14. E mafai ona e suia le numera o laina fa'aoga e ala i le fa'afouina o le resitala CSR_NUM_LINES.
Laulau 8. Faiga Su'ega
FPGA Su'esu'ega: fpgadiag
O le aoga fpgadiag e aofia ai le tele o suʻega e faʻamaonia, suʻega, ma lipoti i luga o meafaigaluega FPGA. Fa'aoga le aoga fpgadiag e fa'atino uma faiga su'ega. Mo nisi fa'amatalaga e uiga i le fa'aogaina o le aoga fpgadiag, tagai i le vaega fpgadiag i le Tatala Tatala Polokalama Fa'avavevave Engine (OPAE) Ta'iala Meafaigaluega.
NLB Mode0 Hello_FPGA Su'ega Su'ega
- E amata e le polokalame le manatua o tulaga o masini (DSM) i le leai.
- E tusia e le polokalame le tuatusi DSM BASE ile AFU. Tusitala CSR(DSM_BASE_H), CSRWrite(DSM_BASE_L)
- Polokalama e saunia ai le puna ma le mea e alu i ai manatuaga. O lenei sauniuniga e faʻapitoa i suʻega.
- Ua tusia e le polokalame CSR_CTL[2:0]= 0x1. O lenei tusitusiga e aumaia ai le su'ega mai le toe setiina ma i totonu o le tulaga fa'atulagaina. Fa'ato'a mafai ona fa'agasolo pe a CSR_CTL[0]=1 & CSR_CTL[1]=1.
- Polokalama fa'akomepiuta fa'ata'ita'iga o su'ega, pei ole src, destaddress, csr_cfg, num lines, ma isi.
- Polokalama CSR tusia CSR_CTL[2:0]= 0x3. O le AF e amata le faʻatinoga o suʻega.
- Maea su'ega:
- E mae'a meafaigaluega pe a mae'a le su'ega pe iloa se mea sese. A mae'a, fa'afou e le AF meafaigaluega DSM_STATUS. Polokalama faiga palota DSM_STATUS[31:0]==1 e iloa ai le mae'a o su'ega.
- E mafai e le polokalama fa'akomepiuta ona fa'amae'aina le su'ega e ala i le tusiaina o le CSR CSR_CTL[2:0]=0x7. Meafaigaluega AF fa'afouga DSM_STATUS.
Fa'amatalaga Toe Iloiloga o Fa'amaumauga mo le Native Loopback Accelerator Functional Unit (AFU) Taiala mo Tagata Fa'aoga
| Fa'amatalaga Fa'amaumauga | Intel Acceleration Stack Version | Suiga |
| 2019.08.05 | 2.0 (lagolagoina ma Intel
Quartus Prime Pro lomiga 18.1.2) ma le 1.2 (lagolagoina ma Intel Quartus Prime Pro Edition 17.1.1) |
Faʻaopoopo le lagolago mo le Intel FPGA PAC D5005 faʻavae i le faʻasalalauga o loʻo iai nei. |
| 2018.12.04 | 1.2 (lagolagoina ma Intel
Quartus® Prime Pro Edition 17.1.1) |
Fa'amalologa o le tausiga. |
| 2018.08.06 | 1.1 (lagolagoina ma Intel
Quartus Prime Pro lomiga 17.1.1) ma le 1.0 (lagolagoina ma Intel Quartus Prime Pro Edition 17.0.0) |
Fa'afou le nofoaga o le fa'ailoga puna mo le NLB sample AFU i O le NLB Sample Galuega Fa'avavevave (AF) vaega. |
| 2018.04.11 | 1.0 (lagolagoina ma Intel
Quartus Prime Pro Edition 17.0.0) |
Fa'asalalauga muamua. |
Intel Corporation. Ua taofia aia tatau uma. Intel, le Intel logo, ma isi fa'ailoga Intel o fa'ailoga fa'ailoga a le Intel Corporation po'o ona lala. E fa'amaonia e Intel le fa'atinoina o ana oloa FPGA ma semiconductor i fa'amatalaga o lo'o iai nei e tusa ai ma le fa'atonuga masani a Intel, ae fa'asaoina le aia tatau e fai ai suiga i so'o se oloa ma auaunaga i so'o se taimi e aunoa ma se fa'aaliga. E leai se tiute po'o se noataga e afua mai i le talosaga po'o le fa'aogaina o so'o se fa'amatalaga, oloa, po'o se auaunaga o lo'o fa'amatalaina i i'i se'i vagana ua malilie i ai i se faiga tusitusia e Intel. Ua fautuaina tagata fa'atau Intel ina ia maua le fa'amatalaga lata mai o fa'amatalaga masini a'o le'i fa'alagolago i so'o se fa'amatalaga fa'asalalau ma a'o le'i tu'uina atu oka mo oloa po'o tautua. *O isi igoa ma fa'ailoga e mafai ona ta'ua o se meatotino a isi.
Pepa / Punaoa
 | Native Loopback Accelerator Functional Unit (AFU) |
Fa'asinomaga
- arbiter.svarbiter.sv
- mailto:FPGAtechdocfeedback@intel.com?subject=Feedback%20on%20Native%20Loopback%20Accelerator%20Functional%20Unit%20(AFU)%20User%20Guide%20(683676%202019.08.05)&body=We%20appreciate%20your%20feedback.%20In%20your%20comments,%20also%20specify%20the%20intel.com
- fpgadiag — OPAEopae.github.io
- talosaga.svtalosaga.sv
- 1. E uiga i lenei Pepawww.intel.com
- 1. Acceleration Stack mo Intel® Xeon® CPU ma FPGAs Core Cache...www.intel.com
- intel.com/content/www/us/en/programmable/documentation/edj1542148561811.html#cxu1542149035471www.intel.com
- Tusi Taialamanual.tools